20nm FPGA戰略規劃 超越簡單工藝升級
來源：電子報
目前，臺積電28nm良率大幅提升的利好還沒被市場徹底消化，FPGA業界雙雄已爭先恐后地發布20nm FPGA戰略規劃，在性能、功耗、集成度等方面均大幅躍升，蠶食ASIC之勢將愈演愈烈。在45nm工藝節點，大量ASIC廠商率先量產;而到了28nm工藝時代，率先量產的7家公司中已有兩家是FPGA廠商;在20nm時代，FPGA或將拔得頭籌。
超越簡單工藝升級
FPGA向下一代工藝演進并不是"升級"那么簡單，需要諸多創新技術應對挑戰。
邁向更高工藝是市場驅動力所致。"目前無線通信、視頻消費、汽車高級輔助駕駛、醫療電子、安防技術等應用給FPGA提出了巨大的需求，要滿足如此快速增長的處理需求，必須實現高集成，而要實現高集成必須向高級工藝遷移，并以創新的思路來解決集成挑戰。"賽靈思公司全球高級副總裁、亞太區執行總裁湯立人強調。因此，雖然28nm FPGA產品在今年才量產出貨，但FPGA廠商卻已先行一步向20nm發力，以滿足市場對可編程邏輯呈指數級增長的需求。
向下一代工藝演進并不是"升級"那么簡單，需要諸多創新技術應對挑戰。在28nm工藝節點上，賽靈思率先推出了統All Programmable的7系列FPGA、嵌入ARM cortex-A9的FPGA SoC以及采用3D封裝技術的Virtex-7 2000T，賽靈思20nm產品依然是三個產品系列并行發展，分別"進化"成8系列FPGA、第二代FPGA SoC和第二代3D封裝FPGA。賽靈思20nm 8系列All Programmable FPGA將有更快的DSP、BRAM(Block RAM)、DDR4及收發器，有高的帶寬(100個33Gb/s收發器)，可以實現更高的帶寬總線和更快的設計收斂。與7系列產品相比，其性能提高了2倍，功耗降低了一半，集成度則提高了1.5～2倍。在FPGA SoC方面，賽靈思嵌入了ARM Cortex-A9雙核處理器的28nm ZYNQ系列產品已經量產出貨，"賽靈思20nm FPGA SoC將不但嵌入ARM處理器，也將嵌入其他處理單元，例如DSP、靈活混合信號(AMS)以及經驗證的Video IP、算法等等，它還將采用AXI總線。"湯立人介紹說，"今后還有可能嵌入性能更高、更多的ARM核。"
FPGA另一重要供應商Altera在20nm工藝也導入了三項新技術。Altera高級副總裁、首席技術官Misha Burich介紹，Altera的20nm工藝FPGA一是可將芯片間的數據傳輸速度提高至40Gbps，而現行的28nm工藝FPGA為28Gbps。為了實現高速化，20nm工藝FPGA提高了收發器電路使用的晶體管性能，同時導入了根據在芯片間交換信號的波形來修正信號、改善信號干擾及衰減程度的電路技術。二是配備浮點運算性能達到5TFLOPS(每秒5萬億次浮點運算)以下的可變精度DSP模塊。為了提高性能，將原來用軟件實現的DSP部分運算處理改為了硬件操作。三是異構3D IC的應用。
3D IC技術加快發展
作為新技術，3D IC需要更好、更成熟的設計和測試工具才能被業界廣泛接受。
在諸多創新中，吸引眼球的是3D IC技術在同構之外，異構技術也將加快發展。"異構3D IC技術可將FPGA與以前外置的芯片集成在同一封裝中，不僅可使芯片間的布線距離縮短，而且還可大大增加芯片間的布線根數，大幅提高芯片間的數據傳輸速度(系統性能)，而因為芯片間布線距離縮短及接口布線電容減少等原因，能夠降低系統功耗。"Misha Burich指出。
賽靈思的3D IC產品規劃已從初的同構系統發展到異構系統，如在28nm節點，賽靈思率先推出的virtex-7 200T是同構器件，后來推出的Virtex-7 H580T則是異構器件，在28nm工藝的FPGA上封裝了45nm工藝的28Gbps收發器，現在賽靈思20nm 3D IC也將提供同構和異構兩種配置。湯立人指出，20nm 3D IC不但有56Gbps收發器，還封裝有更大容量的存儲器，雖然封裝難度加大，但賽靈思已經解決了很多難題，這將是一種全新的3D IC器件。
Altera的異構3D IC技術則通過創新的高速互聯接口來集成FPGA和用戶可定制HardCopy ASIC，或者集成包括存儲器、第三方ASIC、光接口等在內的各種技術。同時，20nm混合系統架構在功耗管理方面繼續創新，包括自適應電壓調整、可編程功耗技術以及工藝技術優化等，使得Altera器件功耗比前一代降低了60%。
當然，3D IC技術看上去很美，但真正大規模使用還要解決諸多挑戰。Mentor Graphics公司董事會主席兼CEO Wally Rhines曾表示，2.5D(SiP)技術目前仍然沒有發揮到極致，2.5D IC的存在時間將比業界普遍預期的要更長一些。作為新技術，3D IC需要更好、更成熟的設計和測試工具才能被業界廣泛接受。
設計工具與時俱進
設計工具針對20nm產品系列進行了進一步協同優化，將設計效率提高到新的層級。
正所謂"好馬配好鞍"，要讓好器件發揮出大效能也需要有更好的設計工具來支持。
與賽靈思7系列28nm產品系列一同推出的Vivado設計套件，針對20nm產品系列進行了進一步協同優化，將設計效率提高到新的層級。湯立人介紹說，新的Vivado設計套件可讓設計人員將LUT利用率提升20%，性能提升3個速度等級，功耗降低35%，設計生產力提升4倍。此外，在配合C語言設計流程使用時，驗證運行時間縮短100倍。RTL仿真和硬件協同仿真速度快3～100倍。而且利用Vivado的IP集成器和封裝器實現IP重用可將集成速度加快4～5倍。
"新的Vivado設計套件可將以前的幾個月設計周期縮短到幾周，這是設計效率的大幅度提升。"湯立人強調，"通過與賽靈思Vivado設計套件針對高生產力和結果質量的協同優化，20nm產品系列將能夠為行業提供更具吸引力的ASIC和ASSP可編程替代方案。"
而Altera的異構20nm FPGA的開發通過全功能高級設計環境得以實現，這一設計環境包括系統集成工具(Qsys)、基于C語言的設計工具(OpenCL)以及DSP開發軟件(DSP Builder)。Misha Burich表示，下一代高性能設計DSP開發人員不再需要花費數天甚至幾個星期的時間來評估FPGA DSP解決方案的性能。通過集成OpenCL和DSP創新技術，采用業界標準設計工具和軟件庫，Altera產品能夠實現5 TFLOPS的單精度DSP能力，這將重新樹立業界TFLOPS/W硅片效率的標準。
熱點鏈接：
1、微軟嵌入式Windows Embedded 8開創智能系統新時代
2、谷歌即將全面推送Android 4.2.1更新
3、綠毒前老大：iOS6越獄前景不明朗
4、Facebook鼓勵員工使用Android手機
5、Java驅動在智能嵌入式設備上更具優勢